

1 介绍

本应用笔记介绍了 MKW35A, MKW36A, MKW35Z 和 MKW36Z 40 引脚 HVQFN (6 × 6) 和 48 引脚 QFN (LQFN-7 × 7) 封装的印刷电路板 (PCB) 设计注意事项。包括组件铜层, 阻焊层和焊膏模板的布局。

这些建议仅作为指导原则, 可能需要根据所使用的装配车间和板上的其他组件进行修改。

2 QFN 组件铜层

2.1 48 引脚 LQFN

图 1 显示了推荐的组件铜层。该层也称为顶层金属层, 是将组件焊接到的层。48 引脚 LQFN 封装的占位面积包括 48 个 IC 接触垫和 16 个居中的接地垫。铜图案如图 1 所示。

使用 0.25 mm 的通孔连接到接地层。这些是射频接地所必需的, 有助于防止焊料浮起。

目录

1	介绍.....	1
2	QFN 组件铜层.....	1
2.1	48 引脚 LQFN.....	1
2.2	40 引脚 HVQFN.....	3
2.3	过量焊料的 LGA 问题.....	3
3	QFN 封装尺寸.....	4
3.1	48 引脚.....	4
3.2	40 引脚 HVQFN.....	5
4	QFN 焊接轮廓.....	7
5	设计和电路板布局注意事项.....	8
5.1	MKW36Z 封装设计.....	9
5.2	RF 电路结构和匹配.....	11
5.3	天线注意事项.....	12
6	修订历史.....	13




图 1. 48 引脚 LQFN 组件铜层

2.1.1 48 引脚 LQFN 阻焊层

阻焊层限制了回流过程中焊膏的流动。图 2 显示了推荐的阻焊层图案。该图案表示阻焊剂中的开口。






图 2. 48 引脚 LQFN 阻焊层图案

2.1.2 48 引脚 LQFN 锡膏模具

锡膏模板控制分配在板上的锡膏的图案和厚度。图 3 显示了推荐的焊料模板图案。模板厚度应约为 0.1 毫米。如果使用过多的焊料，就可以使用其他图案和开口尺寸。若想获取有关更多信息，请参见以下章节。




图 3. 48 引脚 LQFN 锡膏模具图案

2.2 40 引脚 HVQFN

图 4 显示了推荐的组件焊接覆盖层。该层也称为顶层金属层，是将组件焊接到的层。40 引脚 HVQFN 封装 (6 × 6) 包括 40 个 IC 接触垫和 9 个居中的接地垫。回流焊占位图如图 4 所示。

使用 0.25 mm 的通孔连接到接地层。这些是射频接地所必需的，有助于防止焊料浮起。




图 4. 40 引脚 HVQFN (SOT618-13) 的回流焊占地面积

2.3 过量焊料的 LGA 问题

过多的焊料可能导致 LGA 在封装触点之间浮起或桥接。要使用正确数量的焊膏涂在 PCB 上，请注意以下几点：

- 模板厚度
- 安装在 PCB 上的其他组件

- 制造设备
- 装配的经验

3 QFN 封装尺寸

3.1 48 引脚

图 5 显示了 48 引脚 LQFN 封装尺寸。





图 5. 48 引脚 LQFN 封装尺寸

3.1.1 48 引脚 LQFN 设备标记详细信息

MKW35A, MKW36A, MKW35Z 和 MKW36Z 器件位于 48 引脚 LQFN (7 × 7 毫米) 中。图 6 显示了 LQFN 设备的设备标记示例。



注

您的设备部件号可能与图 6 中所示的部件号不同。

3.2 40 引脚 HVQFN

图 7 显示了 40 引脚 HVQFN 封装尺寸 (6 × 6)。




图 7. 40 引脚 HVQFN 封装尺寸

3.2.1 40 引脚 HVQFN 设备标记详细信息

MKW35A, MKW36A, MKW35Z 和 MKW36Z 器件位于 40 引脚 HVQFN (6 × 6 毫米) 中。图 8 显示了 HVQFN 设备的设备标记示例。




图 8. 40 引脚 HVQFN 设备标记

注

您的设备部件号可能与图 8 中所示的部件号不同。

4 QFN 焊接轮廓

图 9 显示了 MKW36Z HVQFN 封装的推荐焊接曲线，电路板尺寸约为 3.20 × 2.10 英寸。




图 9. QFN 焊接轮廓

5 设计和电路板布局注意事项

为了成功开发无线硬件，正确的设备尺寸、RF 布局、电路匹配、天线设计和 RF 测量能力至关重要。射频电路设计、布局和天线设计是需要工程师能够熟练的使用设计工具同时需要有丰富的射频设计经验。借助恩智浦提供的可用硬件参考设计，RF 设计注意事项以及本应用笔记中包含的指南，硬件工程师可以成功设计出具有良好性能水平的 Bluetooth Low Energy (LE) 无线电路板。图 10 显示了 FRDM-KW36 开发板。它包含 MKW36Z 设备和所有必需的 I/O 连接。




图 10. FRDM-KW36Z 开发板

器件的封装设计和布局至关重要，射频性能会受到设计实施的影响。由于这些原因，使用恩智浦推荐的 RF 硬件参考设计对于成功获得电路板性能至关重要。此外，参考平台已经针对无线电性能进行了优化。如果在板子的 RF 区域中严格遵循建议的封装和设计；灵敏度，输出功率，谐波和杂散辐射以及范围很可能会一次性达标。

以下各节描述了从设备覆盖区、RF 电路实现和天线选择开始实施无线硬件设计时的重要注意事项。图 11 显示了一个典型布局的示例，该布局具有关键的 RF 部分，必须对其进行精确复制才能获得最佳的无线电性能。不太重要的布局区域可以修改而不会降低无线电性能。

注

确切的尺寸未在本文档中给出，但可以在 FRDM-KW36 板的设计文件中找到。




图 11. 关键布局区域

5.1 MKW36Z 封装设计

无线链接的性能在很大程度上受设备占用空间的影响。因此，在创建占位面积时要格外小心，以便优化接收器灵敏度和输出功率以实现电路板匹配和最少的元件数量。恩智浦强烈建议完全按照图 12 所示复制 die 标志。它还包括 via 位置。与这些参数有差异会导致性能下降。




图 12. 模具标志区域的关键布局

图 12 显示了设备 die 标志的关键区域，包括：

- 接地过孔和位置
- 射频输出和接地走线
- Die 的覆铜
- 测试针

如图 12 所示，对于传输线，不仅要复制电路的物理布局，而且还要复制 PCB 叠层，这一点很重要。传输线下介电基板厚度的任何细微变化都会使阻抗发生重大变化，所有这些信息都可以在每种板设计的制造说明中找到。作为说明，考虑一条 $50\ \Omega$ 的走线，该走线是 10 mil 和线宽是 18 mil 的 FR4。如果 FR4 的厚度从 10 mil 改变为 6 mil，则阻抗将仅为 $36\ \Omega$ 左右。

当顶层电介质变得太薄时，这些层将不会充当真正的传输线；即使所有尺寸都正确。目前尚无关于这种厚度发生的通用工业协议，但是恩智浦更喜欢使用不小于 8 - 10 mil 的顶层厚度。使用介电常数为 4.3 的正确基材（例如 FR4）将有助于您实现良好的 RF 设计。

建议在认证过程中达到可接受的 EMC：

- 如果在应用中使用了 4 引脚的 PTC1、2、3 和 4，则必须特别注意。
- 在这些引脚上必须有四个 3 pF 的去耦电容器，并应紧靠 KW36 引脚放置。
- 来自这四个引脚的电线必须位于底层。
- 通孔必须放在 KW36 封装下。

查找推荐布局的示例，如图 13 所示。





图 13. 推荐布局的示例

建议执行良好的 Vdd_RF 电源布局：

- Vdd_RF1 和 Vdd_RF2 线的长度必须与链接到点 A (“Y”连接) 的长度相同。
- 必须将来自 Vdd_RF 导线的 12 pF 去耦电容器连接到接地。目的是使从 Vdd_RF1/Vdd_RF2 到地面的路径尽可能短。
- Vdd_RF3 引脚上的 12 pF 去耦电容必须尽可能靠近。接地必须尽可能短。因此通孔 (图 14 中的 2) 必须放置在去耦电容器附近，以紧密连接至接地层。



5.2 RF 电路结构和匹配

传输线具有多种形状，例如微带线，共面波导和带状线。对于基于 FR4 基板的 Bluetooth LE 应用，传输线的类型通常采用微带或共面波导（CPW）的形式。这两种结构由电路板材料的介电常数，走线宽度以及走线与地面之间的电路板厚度定义。

KW36 具有一个单端 RF 输出，具有一个由并联电容器和串联电感器组成的两个组件匹配网络。这两个元素将设备阻抗转换为 $50\ \Omega$ 。这些组件的值可能会因您的特定电路板布局而异。图 15 显示了推荐的 RF 匹配网络。




图 15. 推荐的 Vdd_RF 电源布局示例

避免在 RF 传输线或晶体信号附近或与之平行的地方走线。在射频走线下保持连续接地对于射频走线的特性阻抗至关重要。避免在接地层上进行任何布线，这会导致射频走线下方的接地中断。

产品的复杂性是决定应用板设计是两层，四层还是更多层的主要因素。对于两层或四层电路板设计，建议的电路板堆叠如下：

- 两层板：
 - 顶部：传输线，信号和地面的射频路由
 - 底部：RF 参考接地，信号和接地
- 四层板：
 - 顶部：传输线的射频路由
 - L2：射频参考地
 - L3：直流电源
 - 底部：信号

更多相关信息，请参见恩智浦 *IEEE 802.15.4/ZigBee Package and Hardware Layout Considerations* (文档 [ZHDCRM](#))。

5.3 天线注意事项

在设计无线系统时，有多种天线类型可供选择。这些包括小尺寸的芯片天线，环形单极子和偶极子，每种都有各自的优缺点，具体取决于应用程序的目标。恩智浦建议使用我们许多硬件参考设计中使用的已验证的天线实现方案之一。有关紧凑型天线设计的更多信息，请参见 *Compact Integrated Antennas* (文档 [AN2731](#))。

天线性能良好的步骤：

- 注意关键尺寸：
 - 关键尺寸应准确复制。
 - 客户最终的电路板尺寸可能与恩智浦参考设计不同。因此，应将天线做的更长一些，以便进行最终的电路板调整。
 - 可能需要对天线进行微调以匹配合适的谐振点。理想情况下，最小回波损耗需要以 2445 MHz 为中心。在频带边缘进入天线的 10 dB 回波损耗足以实现良好的范围和接收灵敏度。
- 天线阻抗为 50 Ω 。
 - 从 RF 匹配端口/引脚到天线馈点，一直保持该状态。
 - 该示例使用微带拓扑，但如果需要，也可以使用与地面共面波导。在这种情况下，尺寸将发生变化，因此从一种结构更改为另一种结构时应格外小心。
- 天线应远离金属物体，并与地面正确对齐。
- 务必在最终的应用环境中检查天线，包括 PCB，组件，外壳，手部效果（如果适用）和电池。近场中的塑料和其他材料可能会引起失谐。
- 可以通过多种方式评估实际的天线性能，例如范围测试，在受控条件下测量辐射信号电平以及在锡箔暗室内进行特性测试。

6 修订历史

版本号	日期	说明
3	2019 年 10 月	建议执行良好的 Vdd_RF 电源布局
2	2019 年 4 月	SOT618-13 (iso SOT618-7)
1	2018 年 12 月	发行
0	2018 年 4 月	初始发行

How To Reach Us

Home Page:

nxp.com

Web Support:

nxp.com/support

Limited warranty and liability — Information in this document is provided solely to enable system and software implementers to use NXP products. There are no express or implied copyright licenses granted hereunder to design or fabricate any integrated circuits based on the information in this document. NXP reserves the right to make changes without further notice to any products herein.

NXP makes no warranty, representation, or guarantee regarding the suitability of its products for any particular purpose, nor does NXP assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. “Typical” parameters that may be provided in NXP data sheets and/or specifications can and do vary in different applications, and actual performance may vary over time. All operating parameters, including “typicals,” must be validated for each customer application by customer’s technical experts. NXP does not convey any license under its patent rights nor the rights of others. NXP sells products pursuant to standard terms and conditions of sale, which can be found at the following address: nxp.com/SalesTermsandConditions.

Right to make changes - NXP Semiconductors reserves the right to make changes to information published in this document, including without limitation specifications and product descriptions, at any time and without notice. This document supersedes and replaces all information supplied prior to the publication hereof.

Security — Customer understands that all NXP products may be subject to unidentified or documented vulnerabilities. Customer is responsible for the design and operation of its applications and products throughout their lifecycles to reduce the effect of these vulnerabilities on customer’s applications and products. Customer’s responsibility also extends to other open and/or proprietary technologies supported by NXP products for use in customer’s applications. NXP accepts no liability for any vulnerability. Customer should regularly check security updates from NXP and follow up appropriately. Customer shall select products with security features that best meet rules, regulations, and standards of the intended application and make the ultimate design decisions regarding its products and is solely responsible for compliance with all legal, regulatory, and security related requirements concerning its products, regardless of any information or support that may be provided by NXP. NXP has a Product Security Incident Response Team (PSIRT) (reachable at PSIRT@nxp.com) that manages the investigation, reporting, and solution release to security vulnerabilities of NXP products.

NXP, the NXP logo, NXP SECURE CONNECTIONS FOR A SMARTER WORLD, COOLFLUX, EMBRACE, GREENCHIP, HITAG, ICODE, JCOP, LIFE, VIBES, MIFARE, MIFARE CLASSIC, MIFARE DESFire, MIFARE PLUS, MIFARE FLEX, MANTIS, MIFARE ULTRALIGHT, MIFARE4MOBILE, MIGLO, NTAG, ROADLINK, SMARTLX, SMARTMX, STARPLUG, TOPFET, TRENCHMOS, UCODE, Freescale, the Freescale logo, AltiVec, CodeWarrior, ColdFire, ColdFire+, the Energy Efficient Solutions logo, Kinetis, Layerscape, MagniV, mobileGT, PEG, PowerQUICC, Processor Expert, QorIQ, QorIQ Qonverge, SafeAssure, the SafeAssure logo, StarCore, Symphony, VortiQa, Vybrid, Airfast, BeeKit, BeeStack, CoreNet, Flexis, MXC, Platform in a Package, QUICC Engine, Tower, TurboLink, EdgeScale, EdgeLock, eIQ, and Immersive3D are trademarks of NXP B.V. All other product or service names are the property of their respective owners. AMBA, Arm, Arm7, Arm7TDMI, Arm9, Arm11, Artisan, big.LITTLE, Cordio, CoreLink, CoreSight, Cortex, DesignStart, DynamIQ, Jazelle, Keil, Mali, Mbed, Mbed Enabled, NEON, POP, RealView, SecurCore, Socrates, Thumb, TrustZone, ULINK, ULINK2, ULINK-ME, ULINK-PLUS, ULINKpro, µVision, Versatile are trademarks or registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere. The related technology may be protected by any or all of patents, copyrights, designs and trade secrets. All rights reserved. Oracle and Java are registered trademarks of Oracle and/or its affiliates. The Power Architecture and Power.org marks and the Power and Power.org logos and related marks are trademarks and service marks licensed by Power.org. M, M Mobileye and other Mobileye trademarks or logos appearing herein are trademarks of Mobileye Vision Technologies Ltd. in the United States, the EU and/or other jurisdictions.

© NXP B.V. 2018-2021.

All rights reserved.

For more information, please visit: <http://www.nxp.com>

For sales office addresses, please send an email to: salesaddresses@nxp.com

Date of release: 2019 年 10 月

Document identifier: AN12181

